隨著 AI 與 HPC 晶片快速演進，先進封裝正逐步成為延續運算效能與系統整合能力的關鍵環節。傳統圓形晶圓在面積利用率與封裝效率上的先天限制日益浮現，面板級封裝基板因此被視為重要的技術發展方向；然而，隨著封裝尺寸與晶片、IC 載板規模持續放大，傳統 ABF 載板所面臨的翹曲與結構穩定性問題亦愈發嚴峻。 在此產業背景下，台積電憑藉 CoWoS 封裝技術在高效能運算市場取得顯著成果，並進一步在既有技術基礎上導入以面板取代晶圓，延伸發展出 CoPoS 新型封裝架構，回應大型化、高整合度封裝對良率控制與結構可靠度所提出的更高要求。
CoPoS 發展背景：CoWoS 技術面臨成長瓶頸
台積電 CoWoS 封裝技術在 AI 晶片領域取得關鍵性成功，於高效能運算市場建立超過 90% 的壓倒性市佔率，相關產能長期處於供不應求狀態。 然而，隨著 AI 晶片面積持續放大，CoWoS 逐漸遭遇難以迴避的物理極限，主要體現在兩個層面：
- 圓形晶圓的面積利用率明顯下降：在十二吋晶圓上切割大型方形晶片將造成邊緣區域的大量浪費，導致單位產出的效率快速惡化。以 NVIDIA 為例，其 B200 晶片在 12 吋晶圓上僅能放置 16 顆，相比 H100 的 29 顆大幅下降，反映出晶片尺寸擴張與既有晶圓產能之間的結構性矛盾。
- 封裝與載板尺寸同步放大，使翹曲問題顯著加劇：當 IC 載板尺寸由約 70 mm 推進至接近 100 mm 等級時，傳統 ABF 載板在平整度與結構穩定性上面臨嚴峻挑戰，進而限制線寬線距的持續微縮，使高密度互連成為先進封裝進一步演進的關鍵瓶頸。
在此背景下，台積電所主導的 CoWoS 技術雖仍具高度競爭力，但隨著物理與製程限制逐步顯現，其成長天花板已浮現，亦迫使公司開始積極思考並布局下一階段的封裝解決方案。
CoPoS 技術介紹
屬於面板級封裝的一種，為 CoWoS 技術延伸
CoPoS 全名為 Chip-on-Panel-on-Substrate，可視為 CoWoS 技術朝向面板化的延伸演進，其核心概念在於以矩形面板取代傳統圓形矽中介層，透過「化圓為方」的設計思維，大幅提升封裝面積的使用效率。 值得注意的是，CoPoS 並非捨棄矽中介層，而是改以玻璃或藍寶石等方形材料作為暫時性載具，在其上進行 RDL 製作，再導入後續封裝流程，使整體架構更適合大尺寸封裝需求。由於方形面板可支援更大尺寸的光罩拼接，能有效對應 AI 晶片持續放大的設計趨勢。
CoPoS 以方形玻璃基板突破先進封裝面積與翹曲瓶頸
CoPoS 面板級封裝的核心優勢在於顯著提升面積利用率與單位產能，有效降低邊緣浪費並減少材料耗損，進而帶動整體封裝成本的實質下降。 以主流 12 吋、直徑 300 mm 的圓形晶圓與邊長約 310 mm 的方形玻璃載具相比，方形面板在相同製程條件下可提供約 1.5 倍的有效產出，凸顯面板化架構在成本效率與規模化量產上的結構性優勢。
此外，CoPoS 採用玻璃基板亦具備多項關鍵優勢。首先，玻璃具有極高的平整度，對微影製程至關重要，可支援更細的線寬與線距設計，且相較 ABF 載板需透過多層堆疊才能達成高密度互連，玻璃載具在結構上更具效率。其次，玻璃材料的熱膨脹係數僅約 3–9，在高溫製程環境下形變可控，有助於提升製程穩定性與良率表現。 玻璃在機械強度方面亦優於傳統複合材料，雖仍需克服材料脆性帶來的製程挑戰，但整體而言，其在熱管理與翹曲抑制上的表現具備顯著優勢，使 CoPoS 成為突破先進封裝物理極限、支撐大型化與高整合度封裝需求的重要技術路徑。
表一：、玻璃具備低熱膨脹係數特性 資料來源：國泰證期
| 基板材料 | 矽 | 玻璃 |
|---|---|---|
| 表面平整度 | <10 | < |
| 熱膨脹係數 CTE (ppm/C) | 2.9-4 | 3-9 |
| 吸濕性 | 0 | 0 |
| 熱傳導率 (k) | 14,800% | 110% |
| 封裝大小 | 35*35 | 100*100 |
CoPoS 進度更新：預計 2028 年底量產
市場傳出台積電規劃於 2026 年率先在采鈺導入 CoPoS 首條實驗線，並預計於 2028 年底在嘉義 AP7 進行大規模量產，相關時程甚至有望進一步提前，首家客戶預期為 NVIDIA。 在國際布局方面，台積電亦同步推進海外產能規劃，預計於 2028 年動工的美國亞利桑那州先進封裝廠中，將有一座廠房專責 CoPoS 技術。此外，台積電近期整併新竹科學園區內的 6 吋廠與三座 8 吋廠房，並評估將部分既有廠區改建為先進封裝設施，顯示公司已將 CoPoS 視為中長期先進封裝布局的關鍵技術，投入資源與策略重心明顯提升。
技術比較：CoPoS、CoWoS 與 CoWoP
| 技術名稱 | CoWoS (Chip-on-Wafer-on-Substrate) | CoPoS (Chip-on-Panel-on-Substrate) | CoWoP (Chip-on-Wafer-on-PCB) |
|---|---|---|---|
| 技術核心 | 晶片與矽中介層整合，在安裝到 ABF 基板 | 晶片模組先在面板級基板上封裝 | 無使用 ABF 基板，晶片與中介層直接裝在 PCB 版 |
| 載具 | 300 mm 圓形晶圓 | 310*310 mm 方形玻璃 | - |
| 成本 | 最高，受限於矽中介層複雜製程與交期 | 中，若良率提升具成本競爭力 | 最低，預期可降低 CPO 製造成本 |
| 散熱效能 | 需外加散熱解決方案 | 需外加散熱解決方案 | 較精簡路徑和銜接大面積的 PCB，推估有助散熱 |
| 優勢 | 技術最成熟，支援 HBM 堆疊與高速傳輸 | 單位時間產量最高，適用大面積晶片設計 | 結構簡化、訊號路徑最短、散熱彈性更佳、理論成本最低 |
| 量產時程 | 已量產 | 2028 年底 | 尚未明確時程 |
綜合而言，CoPoS 可視為 CoWoS 技術的面板化延伸，透過先將晶片模組封裝於面板級基板，再導入後段與基板整合流程，使載具由 CoWoS 所採用的 300 mm 圓形晶圓轉為 310×310 mm 方形玻璃，其核心價值在於顯著提升面積利用率與單位時間產量，特別契合 AI 晶片面積持續放大的發展趨勢。 就成本結構而言，CoPoS 目前定位介於 CoWoS 與 CoWoP 之間，隨著良率與製程穩定度逐步提升，未來具備進一步強化成本競爭力的潛力，但在散熱設計上仍與 CoWoS 類似，通常需搭配額外的熱管理方案。相較之下，CoWoS 為目前最成熟且已全面量產的技術，可有效支援 HBM 堆疊與高速傳輸，惟受限於矽中介層製程複雜度與交期，整體成本亦相對偏高；CoWoP 則以不使用 ABF 基板為特色，使晶片與中介層直接整合於 PCB 上，結構更為簡化、訊號路徑更短，並可藉由較大面積 PCB 提升散熱效益，理論上具備最低成本潛力，但其量產時程仍未明朗。整體來看，CoPoS 的策略定位在於兼顧先進封裝所需的高密度互連能力，並透過面板化提升產能效率與改善成本結構，預期以 2028 年底量產作為關鍵發展里程碑。
CoPoS 相關供應鏈
CoPoS 帶動面板級封裝設備市場爆發
面板級封裝設備市場具備相當可觀的成長潛力。依產業估算，單條 CoPoS 產線的設備投資金額約為 100 至 150 億元，若台積電依規劃建置 5 至 8 條產線，整體設備需求規模將達 800 至 1,200 億元；再考量美國先進封裝廠同步推進所帶動的新增需求，全球 CoPoS 設備市場規模可望上看 2,000 億元以上，為設備供應商帶來可觀的中長期商機。
隨著 CoPoS 量產時程逐步明朗，台積電陸續釋出設備規格與潛在訂單量，首波即有台灣與國際設備廠商各 13 家納入供應鏈名單，顯示該技術不僅具備高技術門檻，亦吸引全球設備供應鏈積極投入競標，產業競爭態勢明顯升溫。
| 台灣廠商 | 國際廠商 |
|---|---|
| 家登 (3680.TW) | KLA Corporation (KLAC.US) |
| 均華 (6640.TW) | Tokyo Electron Limited (8035.T) |
| 弘塑 (3131.TW) | Screen Holdings (7735.T) |
| 辛耘 (3583.TW) | Applied Materials (AMAT.US) |
| 志聖 (2467.TW) | Disco Corporation (6146.T) |
| 印能科技 (7734.TW) | Yamada Corporation (9831.T) |
| 晶彩科 (3535.TW) | Tazmo (6266.T) |
| 大量 (3167.TW) | Nitto Denko Corporation (6988.T) |
| 致茂 (2360.TW) | Canon (7751.T) |
| 倍利科 (7822.TW) | LINTEC Corporation (7966.T) |
| 佳宸 (未上市) | Camtek (CAMT.US) |
| 亞智科技 (未上市) | Heller (未上市) |
| 力鼎 (未上市) | Nordson Corporation (NDSN.US) |
台灣焦點廠商
亞智科技（未上市）
亞智科技為台灣少數具備面板級封裝核心設備整合能力的供應商，憑藉多年 RDL（Redistribution Layer）重佈線層製程與設備開發經驗，已於桃園建置半導體研發中心並完成具備試驗與量產能力的 CoPoS 重佈線層設備平台。
亞智的成長動能將主要來自 CoPoS 量產推進所帶動的設備需求，RDL 為 CoPoS 架構中不可或缺的核心製程步驟，直接決定高密度互連能力，能重分佈晶片 I/O、縮短訊號路徑，並提升高速高頻傳輸效能與穩定性；因此，隨 CoPoS 產線擴建與規格升級，高階 RDL 製程設備的新增需求將同步放大，而亞智憑藉面板級 RDL 設備與整線化解決方案能力，可望成為最直接的受惠者。
整體而言，亞智以「面板級封裝 RDL 製程設備＋整線化系統」深度卡位 CoPoS 面板化趨勢，並透過 300mm 至 700mm 的尺寸覆蓋、製程路線兼容性與自動化／軟體整合優勢，對應先進封裝由晶圓走向面板、由單機走向整線的結構性升級，在 CoPoS 產能擴張與高密度互連需求提升的長期趨勢下，具備明確的受惠定位與成長能見度。
印能科技（7734.TW）
印能科技（7734.TW）為台灣第一家量產高壓高溫烤箱解決方案的封裝設備廠，並為全球該領域專利布局最積極的公司之一。公司核心產品以先進封裝前段製程設備為主，主力機型為除泡設備，營收占比約 80%，且在先進封裝除泡製程市佔率達約 90%；同時延伸布局防翹曲、熔焊/回焊與散熱相關設備，提供包含製程氣泡等六大先進封裝解決方案。
展望 2026 年，印能的成長動能將主要來自三大方向：
- CoWoS-L、FOCoS、CoPoS 產線建置帶動拉貨回升：公司主要出貨機型為第二代 VTS，應用於客戶 CoWoS 製程中的底部填膠除泡，將隨產能建置帶動拉貨。
- 防翹曲解決方案：隨先進封裝朝大尺寸演進，翹曲被視為製程關鍵瓶頸之一，印能推出 WSAS 機型以解決翹曲、退火與熱壓合退火需求，並積極以 VTS＋WSAS 打包方案推廣至台灣晶圓廠與封裝廠，應用場景涵蓋 CoWoS、FOCoS、CoPoS。
- 高階新機型放量與散熱材料趨勢驅動產品組合升級：第四代 RTS 針對 Chiplet 封裝後除泡、去殘膠/去助焊劑等需求，可顯著縮短客戶在「烘烤、清洗」站點的製程時間並提升單位產出；第三代 Pioneer & PRO 則對應高溫真空加壓環境與回焊/介電材料烘烤等製程，並可用於未來金屬散熱材料等新應用，屬無法改機替代的新購需求，將帶動 ASP 與毛利結構持續優化。
整體而言，印能科技以先進封裝前段製程除泡設備奠定高市佔與客戶黏著度，並透過 WSAS、RTS及 Pioneer 與 PRO 等新產品，擴大切入大尺寸面板化封裝所衍生的翹曲控制、潔淨度與製程穩定性等關鍵痛點，進而成為 CoPoS 產能擴張的直接受惠者。
